যোগের বর্তনী

যোগের বর্তনী বা অ্যাডার(ইংরেজি: Adder) হচ্ছে এমন একটি লজিক্যাল সার্কিট যা যোগের কাজ করে থাকে। অনেক কম্পিউটার এবং অন্যান্য ধরনের প্রসেসরের অ্যাডারসমূহ গাণিতিক যুক্তি একক বা অ্যারিথমেটিক লজিক ইউনিট(ALU) এ ব্যবহৃত হয়। অ্যাডারসমূহ প্রসেসরের অন্যান্য অংশেও ব্যবহৃত হয় যেমন— ঠিকানা, টেবিল সূচক, বৃদ্ধি ও হ্রাসমূলক অপারেটর এবং অনুরূপ কার্যকলাপগুলো গণনা করতে অ্যাডার ব্যবহৃত হয়। যদিও অ্যাডারসমূহ অনেক সংখ্যা প্রকাশ করার জন্য তৈরি হতে পারে। যেমন— বাইনারি-কোডেড ডেসিমাল অথবা এক্সেস- ৩। সবচেয়ে সাধারণ অ্যাডারসমূহ বাইনারি সংখ্যার উপর কার্যসম্পাদন করে। সেক্ষেত্রে বিপরীত (Negative) সংখ্যা প্রকাশ করার জন্য দুটি পরিপূরক বা একটি পরিপূরক ব্যবহৃত হয়, এই পূরক পদ্ধতিতে যোগের মাধ্যমে বিয়োগের কাজ সম্পন্ন হয়। অন্যান্য চিহ্নিত সংখ্যা প্রকাশের জন্য মৌলিক অ্যাডারের আরও যুক্তি প্রয়োজন।

বাইনারি অ্যাডারসমূহ

হাফ অ্যাডার (Half Adder)

হাফ অ্যাডার লজিক ডায়াগ্রাম

চলমান অবস্থায় হাফ অ্যাডার

'হাফ অ্যাডার দু'টি একক বাইনারি ডিজিট A ও B যোগ করে। ইহার দুইটি আউটপুট, Sum (S) ও Carry (C)। Carry সংকেত একটি মাল্টি-ডিজিট এর যোগফলের পরবর্তী সংখ্যাকে প্রদর্শন করে। Sum এর মান 2C + S। হাফ অ্যাডার XOR গেইট এবং AND গেইটের সমন্বয়ে তৈরি। Sum এর জন্য XOR এবং Carry এর জন্য AND গেইট অন্তর্ভুক্ত। বুলিয়ান যুক্তিতে, যোগফল (এক্ষেত্রে Sum) হলো A'B + AB এবং Carry এর জন্য AB হবে। দু'টি হাফ অ্যাডার ও একটি OR গেইট এর সাহায্যে একটি ফুল অ্যাডার বাস্তবায়ন করা যায়। হাফ অ্যাডার ইনপুট কৃত দুট বিট যোগ করে এবং একটি Carry এবং Sum তৈরি করে, যা একটি হাফ অ্যাডারের দু'টি আউটপুট। হাফ অ্যাডারের ইনপুট ভেরিয়েবলসমূহকে Augend এবং Addend বিট বলে। আউটপুটসমূহকে Sum এবং Carry বলে। হাফ অ্যাডারের সত্যক সারণি হলো:

ইনপুট		আউটপুট
A	B	C	S
0	0	0	0
1	0	0	1
0	1	0	1
1	1	1	0

শুধু NAND গেইট ব্যবহার করে হাফ অ্যাডার

ফুল অ্যাডার (Full Adder)

Logic diagram for a full adder.

Full adder in action. A full adder gives the number of 1s in the input in binary representation.

Schematic symbol for a 1-bit full adder with C_in and C_out drawn on sides of block to emphasize their use in a multi-bit adder

আরও দেখুন

• এনকোডার
• ডিকোডার

আরও পড়ুন

• Liu, Tso-Kai; Hohulin, Keith R.; Shiau, Lih-Er; Muroga, Saburo (জানুয়ারি ১৯৭৪)। "Optimal One-Bit Full-Adders with Different Types of Gates"। IEEE Transactions on Computers। Bell Laboratories: IEEE। C–23 (1): 63–70। আইএসএসএন 0018-9340। ডিওআই:10.1109/T-C.1974.223778। 
• Lai, Hung Chi; Muroga, Saburo (সেপ্টেম্বর ১৯৭৯)। "Minimum Binary Parallel Adders with NOR (NAND) Gates"। IEEE Transactions on Computers। IEEE। C–28 (9): 648–659। ডিওআই:10.1109/TC.1979.1675433। সংগ্রহের তারিখ ২০১৮-০৫-১২। 
• Mead, Carver; Conway, Lynn (১৯৮০) [December 1979]। Introduction to VLSI Systems (1 সংস্করণ)। Reading, MA, USA: Addison-Wesley। আইএসবিএন 978-0-20104358-7। সংগ্রহের তারিখ ২০১৮-০৫-১২। 
• Davio, Marc; Dechamps, Jean-Pierre; Thayse, André (১৯৮৩)। Digital Systems, with algorithm implementation (1 সংস্করণ)। Philips Research Laboratory, Brussels, Belgium: John Wiley & Sons, a Wiley-Interscience Publication। আইএসবিএন 978-0-471-10413-1। এলসিসিএন 82-2710। 

বহিঃসংযোগ

• Hardware algorithms for arithmetic modules, includes description of several adder layouts with figures.
• 8-bit Full Adder and Subtractor, a demonstration of an interactive Full Adder built in JavaScript solely for learning purposes.
• Interactive Full Adder Simulation (requires Java), Interactive Full Adder circuit constructed with Teahlab's online circuit simulator.
• Interactive Half Adder Simulation (requires Java), Half Adder circuit built with Teahlab's circuit simulator.
• 4-bit Full Adder Simulation built in Verilog, and the accompanying Ripple Carry Full Adder Video Tutorial